Авдеев, Николай. Верификация VHDL-описаний цифровых устройств, представленных в виде композиции управляющего и операционного блоков []. Ч. 2. Верификация на основе функционального покрытия / Н. Авдеев, П. Бибило // Современная электроника. - 2018. - № 3. - С. 68-71. - Библиогр.: с. 71 (4 назв. ). - Научно-техническое отделение Зональной научной библиотеки имени Ю. А. Жданова Южного федерального университета (г. Таганрог). - code, svel. - year, 2018. - no, 3. - ss, 68. - ad, 1. - d, 2018, , 0, y. - RUMARS-svel18_no3_ss68_ad1
Рубрики: Радиоэлектроника Электроника в целом Кл.слова (ненормированные): верификация -- конечные автоматы -- моделирование -- операционные блоки -- проектирование -- функциональное покрытие -- цифровые устройства Аннотация: Рассматривается функциональная верификация цифровых устройств, состоящих из управляющего и операционного блоков. Доп.точки доступа: Бибило, Петр Нет сведений об экземплярах (Источник в БД не найден) |